Congreso nacional:
Año: 2013, Implementación en FPGA del procesado de agilidad en frecuencia en tiempo real para un radar CWFM
Congreso: XXVIII Simposium Nacional de la Unión Científica Internacional de Radio (URSI 2013). Santiago de Compostela. Septiembre 11-13, 2013
Autores: Álvaro Gámez Machado, Javier Carretero Moya, Javier Gismero Menoyo, Alberto Asensio López
This paper presents an implementation of a frequency agility algorithm for a CWFM radar, which is able to
process samples in excess of 60MHz, increasing SNR in exchange of increased bandwidth or decreased distance resolution. This implementation has been realized on a Virtex5 FPGA using low cost memory chips.